PCB設(shè)計(jì)問題(個(gè)人總結(jié))

1.工作空間是一個(gè)比較大的概念，（先創(chuàng)建一個(gè)工作空間，再在這個(gè)空間內(nèi)創(chuàng)建一個(gè)工程）創(chuàng)建一個(gè)工程，就自動(dòng)進(jìn)入了一個(gè)工件空間里，在一個(gè)空間里可以有多個(gè)工程。2.原理圖向PCB轉(zhuǎn)化的過程中，會(huì)出現(xiàn)一些問題：1>某些元器件沒有對應(yīng)的封裝(元件管理器，封裝管理器)。要將元器件的封裝添加到對應(yīng)項(xiàng)目的庫中來。

3.端口與網(wǎng)絡(luò)標(biāo)號的概念是不區(qū)別的，網(wǎng)絡(luò)標(biāo)號是引腳上的相連，而端口的概念就是指輸入輸出的端口，與外部的接口！

4.對于過孔的類型，應(yīng)該對電源/接地線與信號線區(qū)別對待。一般將電源/接地線過孔的參數(shù)設(shè)置為：孔徑20mil,寬度50mil。一般信號類型的過孔則為：孔徑20mil,寬度40mil。

5.安全間距的設(shè)置：對同一個(gè)層面中的兩個(gè)圖元之間的元件之間的允許的最小的間距，默認(rèn)情況下可設(shè)置為10mil.

6.對于雙面板而言，可將頂層布線設(shè)置為沿垂直方向，將底層布線設(shè)置為沿水平方向。7.對走線寬度的要求，根據(jù)電路抗干擾性和實(shí)際的電流的大小，將電源和接地線寬確定為20mil,其它走線寬度10mil.8.層的管理：

在Atilum中共可進(jìn)行74個(gè)板層的設(shè)計(jì)，從物理上可將板層分為6類，即信號層、內(nèi)部電源層、絲印層、保護(hù)層、機(jī)械層和其他層。另外還有一個(gè)系統(tǒng)的顏色層，但它在物理上并不存在。

①信號層：在信號層中，有一個(gè)TopLayer層，一個(gè)BottomLayer層和30個(gè)Mid-Layer,其中各層的作用如下所述：

TopLayer：元器件面的信號層，可用來放置元器件和布線。（紅色線）BottomLayer：焊接面信號層，可用來放置元器件和布線。（綠色線）

Mid-Layer：中間信號層，共30層，（Mid-Layer1--Mid-Layer30）,主要用于布置信號線。內(nèi)部電源線：系統(tǒng)共提供了16個(gè)內(nèi)部電源層，（InternalPlane1--InternalPlane16）.內(nèi)部電源層又稱為電氣層，主要用于布置電源線和地線。

②機(jī)械層：系統(tǒng)共提供16個(gè)機(jī)械層（Mechanical1--Mechanical16）,主要用于放置電路板的邊框和標(biāo)注尺寸，一般情況下只需要一個(gè)機(jī)械層。（紫色線）

③掩膜層：掩膜層也叫保護(hù)層，共提供4個(gè)，分別為2個(gè)PasteLayer(錫膏防護(hù)層)和2個(gè)SolderLayer(阻焊層)。其中錫膏防護(hù)層用于在焊盤和過孔的周圍設(shè)置保護(hù)區(qū)；而阻焊層則用于為光繪和絲印層屏蔽工藝提供與表面有貼裝器件的印制電路板之間的焊接粘貼。當(dāng)表面無粘貼器件時(shí)不需要使用該層。

④絲印層：絲印層（OverlayLayer）共有兩層，分別為TOPOverlay和BottomOverlay。主要用于繪制元器件的外形輪廓、字符串標(biāo)注等文字和圖形說明。(黃色線)

⑤其他層：DrillGuide用于繪制鉆孔導(dǎo)引層。Keep-outLayer用于定義能有效放置元件和布線的區(qū)域。DrillDrawing用于選擇繪制鉆孔圖層。Multi-Layer設(shè)置是否顯示復(fù)合層。盡管在Altium中提供了多達(dá)74層的工作層面，但在設(shè)計(jì)過程中經(jīng)常用到的只有頂層、底層、絲印層和禁止布線層等少數(shù)幾個(gè)。

9.一般板子的層數(shù)指的是板子所含的信號層和電源層的總個(gè)數(shù)。

10.規(guī)劃PCB板（三條框）：定義板子的外形尺寸（design-Boardshape），定義在機(jī)械層；定義板子的物理邊界（用畫線工具）也是定義在機(jī)械層；設(shè)定電氣邊界，用畫線工具（Keep-out層中完成的）。

11.敷銅,噴漆，阻焊層，錫膏防護(hù)層。PasteLayer到底是什么意思，焊接層？錫膏防護(hù)層？（作用在焊盤和過孔周圍設(shè)置保護(hù)區(qū)）

Paste層：表面意思是指焊膏層，就是說可以用它來制作印刷錫膏的鋼網(wǎng)，這一層只需露出所有需要貼片焊接的焊盤，并且開孔可能會(huì)比實(shí)際焊盤小。這一層資料不需要提供給PCB廠。

Solder層：表面意思是指阻焊層，就是用它來涂敷綠油等阻焊材料，從而防止不需要焊接的地方沾染焊錫，這一層會(huì)露出所有需要焊接的焊盤，并且開孔會(huì)比實(shí)際焊盤要大。這一層資料需要提供給PCB廠。

12.填充一般是用于制作PCB插件的接觸面或者用于增強(qiáng)系統(tǒng)的抗干擾性面設(shè)置的大面積的電源或地。在制作電路板的接觸面時(shí)，放置填充的部分在實(shí)際制作的電路板上是外露的敷銅區(qū)。填充通常是放置在PCB的頂層、底層或者電源和接地層上。

13.多邊形敷銅與填充類似，經(jīng)常用于大面積的電源或接地。以增強(qiáng)系統(tǒng)的抗干擾性。14.在SCH和PCB中要旋轉(zhuǎn)元器件時(shí)，左鍵按住元器件，當(dāng)鼠標(biāo)變成十字架后，按空格鍵時(shí)會(huì)以90度為單位旋轉(zhuǎn)！

15.在SHC中，按住ctrl鍵時(shí)，拖動(dòng)元器件時(shí)會(huì)連元器件上的連線一起拖動(dòng)，按住shift鍵時(shí)，相當(dāng)于復(fù)制該元器件。

16.在SCH和PCB布線時(shí)，按住shift鍵時(shí)，單擊空格鍵，連線方式會(huì)以90度，45度，任意角度切換。

17.Shift+S可以在PCB視圖中實(shí)現(xiàn)多面和單面的顯示的切換。

18.在PCB面板中，單擊某一個(gè)元件或網(wǎng)絡(luò)，可以單獨(dú)高亮的顯示這個(gè)一個(gè)網(wǎng)絡(luò)或者這個(gè)元件。其他的以單色的顯示。

19.繪制層次原理圖時(shí)，可以先畫原理圖，然后由原理圖生成圖表符：執(zhí)行【設(shè)計(jì)】|【HDL文件或圖紙生成圖表符】，打開ChooseDocumenttoPlace對話框，選擇需要生成方塊電路的文件。這樣會(huì)自動(dòng)生成一個(gè)含有端口的制表符。

20.在原理圖的設(shè)計(jì)中，可以直接利用庫里的一些元器件，特別是在PCB的封裝中，可以直接復(fù)制其他庫里的封裝。另外可以復(fù)制元器件的一部分到自己設(shè)計(jì)的元器件中。

21.四個(gè)不同的菜單欄，原理圖設(shè)計(jì)，原理圖庫設(shè)計(jì)，PCB設(shè)計(jì)，PCB庫設(shè)計(jì)！是有一些區(qū)別的。

22.在原理圖內(nèi)的所有元件都有其對應(yīng)的封裝，可以利用封裝管理器（tool菜單下）來查看相應(yīng)的封裝，若有的元件沒有封裝的話，則在導(dǎo)入到PCB中的會(huì)出錯(cuò)。

23.在PCB面板下，有很多的快捷鍵非常的有用，有左上角上有相關(guān)的快捷鍵的提示。例如：shift+w是透鏡顯示，shift+v是元件規(guī)則檢查結(jié)果。

24.在PCB設(shè)計(jì)中，按CTRL鍵，單擊元件或網(wǎng)絡(luò)就可以高亮的顯示。與第18條相同。25.在動(dòng)用快捷鍵時(shí)，一定要注意此時(shí)輸入法的狀態(tài)，只有在美制鍵盤的模式下，所有的快捷鍵才有效。

26.補(bǔ)淚滴：在電路板設(shè)計(jì)中，為了讓焊盤更堅(jiān)固，防止機(jī)械制板時(shí)焊盤與導(dǎo)線之間斷開，常在焊盤和導(dǎo)線之間用銅膜布置一個(gè)過渡區(qū)，形狀像淚滴，故常稱作補(bǔ)淚滴(Teardrops)。淚滴的放置可以執(zhí)行主菜單命令Tools/Teardrops，再選擇淚滴的作用范圍。

27.網(wǎng)絡(luò)包地：電路板設(shè)計(jì)中抗干擾的措施還可以采取包地的辦法，即用接地的導(dǎo)線將某一網(wǎng)絡(luò)包住，采用接地屏蔽的辦法來抵抗外界干擾。方法：先選中這條線（如何選中可以

參考第30條）,然后選擇tool時(shí)的OutlineSelectedObject.然后可以修改包線的屬性，一般設(shè)

置成GND網(wǎng)絡(luò)。(如何刪除這條網(wǎng)絡(luò)的包地線)

26.全局修改：查找相似性對象，然后通過PCBInspect里進(jìn)行修改。另外PCBfilter里可以過濾掉一些元素（通過關(guān)鍵字查詢ISXXX），然后在PCBinspect里可以觀察。

27.在層次原理圖中進(jìn)行上下層的切換時(shí)在用到工具欄下的層次命令。自動(dòng)追蹤元件在層次圖中的位置。而且在最上的層的原理圖中，要將各個(gè)方塊用導(dǎo)線連接起來，因?yàn)樵谧禹撝�，端口并沒有建立連接。

28.在PCB布線進(jìn)，按下左上角的~鍵就可以調(diào)出幫助快捷鍵欄，可以從中找到需要的快捷鍵，例如：PCB布線的模式切換:shift+2；線寬的改變：shift+w;走線形式的改變：shift+空格或者是空格鍵。

29.粘貼的選擇：edit下面的RubberStamp（橡皮圖章完成多次粘貼）和Pastespecial.可以完成特殊的粘貼，比如粘貼陣列！如果完成圓形的粘貼的話，要點(diǎn)擊兩下的鼠標(biāo)，一個(gè)是圓心，一個(gè)確定半徑。方法：選擇要復(fù)制的元件，單擊工具欄上的橡皮圖章，然后再單擊選中的物體，則可以進(jìn)行多次粘貼。

30.如果一個(gè)NET是由多個(gè)段組成的，可以先按S鍵（select菜單），選擇其中的NTE選項(xiàng)，然后在鼠標(biāo)就十字架后點(diǎn)擊所要選擇的net，則可以將多段同時(shí)選擇。

31.當(dāng)元器件的封裝放置在PCB中時(shí)，可以手動(dòng)編輯網(wǎng)絡(luò)：選擇設(shè)計(jì)下的網(wǎng)絡(luò)表命令，單擊其中的編輯網(wǎng)絡(luò)命令就可以打開網(wǎng)表管理器對話框，在該對話框中可以進(jìn)行添加或刪除網(wǎng)絡(luò)類等操作。在完成網(wǎng)絡(luò)表的編輯后，在PCB中會(huì)形成對應(yīng)的飛線。但這一般用在不畫原理圖，直接設(shè)計(jì)PCB板的時(shí)候。如果有對應(yīng)的原理圖是不需要手動(dòng)的編輯網(wǎng)絡(luò)表的。

32.在規(guī)則設(shè)置中有一項(xiàng)manufacturing項(xiàng)的設(shè)置，是對生產(chǎn)制造的一些規(guī)則的設(shè)置，

其中注意幾個(gè)最小間距的設(shè)置，因?yàn)橛袝r(shí)在元器件的封裝中，兩個(gè)焊盤的間距可能會(huì)很小，不滿足默認(rèn)的最小間距的規(guī)定，所以在規(guī)則檢查時(shí)會(huì)報(bào)錯(cuò)。

33.關(guān)于鋪銅的幾項(xiàng)注意：

①鋪銅的幾種填充的三種方式：實(shí)心的填充，網(wǎng)格的填充，輪廓描繪。②鋪銅的層次：分單面和雙面，鋪在topLayer（呈紅色）和bottomlayer（呈藍(lán)色）。③鋪銅的三種方式：

不鋪在相同網(wǎng)絡(luò)的物體上（如不會(huì)把已存在的地網(wǎng)絡(luò)線、填充區(qū)、多邊形鋪銅區(qū)覆蓋上去，會(huì)有一定的縫隙）;

鋪在所有相同網(wǎng)絡(luò)的物體上：會(huì)把導(dǎo)線、填充區(qū)、多邊形鋪銅區(qū)全部融合。把所有的相同的多邊形網(wǎng)絡(luò)融合（是指的是多邊形的鋪銅區(qū)），而不會(huì)把相同的網(wǎng)絡(luò)的導(dǎo)線融合進(jìn)去。注意填充區(qū)和鋪銅區(qū)是不同的概念。

④去除死銅，可以把沒有與任何網(wǎng)絡(luò)連接的無用銅區(qū)域去掉，但是注意鋪銅是不會(huì)超出keepout層的。

34.填充區(qū)域到底是個(gè)什么概念？

在AD中，大面積覆銅有3個(gè)重要概念：Fill（銅皮）

PolygonPour(灌銅）Plane(平面層）

這3個(gè)概念對應(yīng)3種的大面積覆銅的方法，對于剛接觸AD的用戶來說，很難區(qū)分。下面我將對其做詳細(xì)介紹：

Fill表示繪制一塊實(shí)心的銅皮，將區(qū)域中的所有連線和過孔連接在一塊，而不考慮是否屬于同一個(gè)網(wǎng)絡(luò)。假如所繪制的區(qū)域中有VCC和GND兩個(gè)網(wǎng)絡(luò)，用Fill命令會(huì)把這兩個(gè)網(wǎng)絡(luò)的元素連接在一起，這樣就有可能造成短路了。

PolygonPour:灌銅。它的作用與Fill相近，也是繪制大面積的銅皮；但是區(qū)別在于“灌”字，灌銅有獨(dú)特的智能性，會(huì)主動(dòng)區(qū)分灌銅區(qū)中的過孔和焊點(diǎn)的網(wǎng)絡(luò)。如果過孔與焊點(diǎn)同屬一個(gè)網(wǎng)絡(luò)，灌銅將根據(jù)設(shè)定好的規(guī)則將過孔，焊點(diǎn)和銅皮連接在一起。反之，則銅皮與過孔和焊點(diǎn)之間會(huì)保持安全距離。灌銅的智能性還體現(xiàn)在它能自動(dòng)刪除死銅。

PolygonPourCutout：在灌銅區(qū)建立挖銅區(qū)。比如某些重要的網(wǎng)絡(luò)或元件底部需要作挖空處理，像常見的RF信號，通常需要作挖空處理。還有變壓器下面的，RJ45區(qū)域。

SlicePolygonPour:切割灌銅區(qū)域．比如需要對灌銅進(jìn)行優(yōu)化或縮減，可在縮減區(qū)域用Line進(jìn)行分割成兩個(gè)灌銅,將不要的灌銅區(qū)域直接刪除.綜上所述，F(xiàn)ill會(huì)造成短路，那為什么還用它呢？

雖然Fill有它的不足，但它也有它的使用環(huán)境。例如，有LM7805，AMC2576等大電流電源芯片時(shí)，需要大面積的銅皮為芯片散熱，則這塊銅皮上只能有一個(gè)網(wǎng)絡(luò)，使用Fill命令便恰到好處。

因此Fill命令常在電路板設(shè)計(jì)的早期使用。在布局完成后，使用Fill將特殊區(qū)域都繪制好，就可以免得在后續(xù)的設(shè)計(jì)過種中犯錯(cuò)。

簡言之，在電路板設(shè)計(jì)過程中，此兩個(gè)工具都是互相配合使用的。

Plane:平面層(負(fù)片),適用于整板只有一個(gè)電源或地網(wǎng)絡(luò).如果有多個(gè)電源或地網(wǎng)絡(luò),則可以用line在某個(gè)電源或地區(qū)域畫一個(gè)閉合框,然后雙擊這個(gè)閉合框,給這一區(qū)域分配相應(yīng)的電源或地網(wǎng)絡(luò),它比addlayer(正片層)可以減少很多工程數(shù)據(jù)量,在處理高速PCB上電腦的反應(yīng)速度更快.在改版或修改的過程中可以深刻體會(huì)到plane的好處.

補(bǔ)充內(nèi)容

好方法一：在修銅時(shí)可以利用PLANE【快捷鍵P+Y】修出鈍角

好方法二：選中所需要修整的銅皮，快捷鍵M+G可以任意調(diào)整銅皮形狀35.solderMasksliver是什么意思？以下是對其的解釋：RuleCategory:ManufacturingDescription：

MinimumSolderMaskSliverhelpsidentifynarrowsectionsofsoldermaskthatmaycausemanufacturingproblemslater.Ensuringthatthereisaminimumwidthofsoldermaskacrosstheboard,thisrulechecksthedistancebetweenanytwosoldermaskopeningsthatareequaltoorgreaterthantheuser-specifiedvalue.Thisincludesthepad,viasandanyprimitivesthatresideonsoldermasklayers.ItalsochecksTopandBottomsidesindependently.

Purpose：

Checksthatthedistancebetweenany2soldermaskopeningsisgreaterthantheuserspecifiedvalue;

Checksonlypad,vias&anyprimitivesthatresideonsoldermasklayers;ChecksTop/Bottomsidesindependently

Thecheckinsuresthatthedistanceisgreaterorequalwiththevaluespecifiedbytheuserinthefieldshownintheimagebelow.

RuleApplication

OnlineDRCandBatchDRC

36.對所有的元器件（或者標(biāo)號）統(tǒng)一進(jìn)行修改：在某處元器件上單擊鼠標(biāo)的右鍵，選擇Findsimilarobject,在彈出來的面板中，選擇要查找的條件，則選中的元件會(huì)顯示，其它的部分則會(huì)被屏蔽。再次選中需要更改的元件（可以在下面的MatchSelected選中就不用再次選擇了），在彈出來的SCHInspect中，可以更改元件的屬性。在被選中的元件會(huì)全部的修改。也可以單擊標(biāo)號，同樣可可選中所有的標(biāo)號，在觀察者面板中統(tǒng)一修改標(biāo)號的大小尺寸。另外一種選中的方法是用PCBFilter,在查詢面板中輸入ISXXX，選中相應(yīng)的部分，再打開PCBInspect面板就可以進(jìn)行修改了。

37.原理圖和相應(yīng)的PCB板之間可以相互的更新，也可以在一個(gè)項(xiàng)目下顯示原理圖與相應(yīng)的PCB的不同：選擇project下的showdifference,選擇比較的對象，單擊則可以顯示兩者之間的不同之處。38.電氣規(guī)則設(shè)置與電氣規(guī)則檢查在不同的菜單欄下，在電氣規(guī)則檢查里可以設(shè)置在線規(guī)則檢查的選項(xiàng)。但是要注意只有在PCB設(shè)計(jì)中才有這個(gè)概念，在Tool菜單下第一個(gè)選項(xiàng)就是DesignRulecheck.而規(guī)則設(shè)置里的Rule里設(shè)置相關(guān)的規(guī)則，包括電氣規(guī)則。

39.在規(guī)則設(shè)置里有一個(gè)選項(xiàng)叫作：Plane.它有三個(gè)子規(guī)則設(shè)置，前兩個(gè)是有關(guān)于電源的規(guī)則設(shè)置，一個(gè)是電源平面的連接方式，一個(gè)是過孔的焊盤的安全間距。后一個(gè)是鋪銅與過孔的焊盤的連接方式。

40.在原理圖設(shè)計(jì)中有一個(gè)靈巧粘貼，該系統(tǒng)允許選擇一組對象，將其粘貼為不同類型的對象。例如，可以選擇一系列網(wǎng)絡(luò)標(biāo)簽并粘貼為接口或者Windows粘貼板文本可粘貼為頁面條目。并且系統(tǒng)可以執(zhí)行復(fù)雜的數(shù)據(jù)轉(zhuǎn)換，例如，將母線網(wǎng)絡(luò)標(biāo)簽粘貼為同等系列的單個(gè)接線標(biāo)簽，或相反，將系列匹配接線標(biāo)簽粘貼為單個(gè)母線標(biāo)簽該系統(tǒng)同時(shí)可在原理圖頁圖上根據(jù)初始空間排列或字母數(shù)值對粘貼對象進(jìn)行分類。最重要的是可以進(jìn)行原理圖中的陣列粘貼。這和在PCB中的特殊粘貼一樣的功效。粘貼等間距的陣列元件。

41.SCHLIST、SCHInspect、SCHFilter這幾個(gè)面板各有各的作用，要區(qū)分。42.Edit菜單下的有一個(gè)Find/Findandreplace欄，可以查找元件，或者是網(wǎng)絡(luò)標(biāo)號，可以設(shè)定大小寫敏感，或者是部分字母搜索。

43.在原理圖編輯下有一個(gè)Place菜單，下面有一個(gè)Directive,里面也可以規(guī)定一些PCB布線時(shí)的規(guī)范。如PCBrule、parameterSet等。但注意其中的Add選項(xiàng)和Editasrule。另外一個(gè)有用的工具是CompileMask,即編輯屏蔽罩。

44.在Place里面有項(xiàng)TextString,可以選擇輸入不同的內(nèi)容如標(biāo)題，時(shí)間，日期等。45.在PCB的設(shè)計(jì)中，可以重新安排元器件的名稱和注釋。方法是：先選擇整個(gè)板，Edit/Align/Positioncomponenttext,則可以重新安排排列的位置。

46.在原理圖中，可以用annotateSchematics來對原理圖進(jìn)行編號，當(dāng)對所編號重置后，會(huì)在新的編號旁邊有一個(gè)暗色顯示的編號，這個(gè)編號就是之前的編號，在重新對原理圖進(jìn)行編譯后，這些編號就會(huì)消失。

47.原理圖庫與集成庫是不同的概念，原理圖庫是可以通過一個(gè)原理圖直接生成的，而一個(gè)集成庫則需要原理圖與及其元件對應(yīng)的PCB封裝。在AD中引入的集成庫的概念，也就是它將原理圖符號、PCB封裝、仿真模型、信號完整性分析、3D模型都集成了一起。這樣，用戶采用了集成庫中的元件做好原理圖設(shè)計(jì)之后，就不需要再為每一個(gè)元件添加各自的模型了，大大的減少了設(shè)計(jì)者的重復(fù)勞動(dòng)，提高了設(shè)計(jì)效率。而且在集成庫中用戶不能夠隨意的修改原理圖庫中的元件和封裝。

48.原理圖庫的設(shè)計(jì)中，在編輯元器件時(shí)，有一個(gè)Displayname和一個(gè)Designator,前面是的指元器件的端口名稱，如Vcc、Ree等。而后面的Designator指的端口的編號如1、2、3，表示一共有多少個(gè)引腳。關(guān)于引腳的屬性的設(shè)置有多種常的見的有positive、input、output等。另外，再表示name時(shí)，如要是表示負(fù)有效時(shí)，用\\表示。如c\\s\\就表示cs端口負(fù)有效。

49.原理圖庫中設(shè)計(jì)一個(gè)元器件時(shí)，可以利用現(xiàn)有元件的全部或者是部分。方法是菜單下的打開文件，選中需要的原理圖集成庫，在彈出的對話框中選擇Extractsources。這樣就打開了自帶的集成庫，選擇需要利用的元件，復(fù)制其全部或者一部分。

50.在有長度標(biāo)注的對話框中，關(guān)于長度可以有英制和米制的兩種有快捷鍵ctrl+Q可以在這兩種計(jì)量單位之間切換。

51.PCB庫.PcbLib(后綴)。原理圖庫.SchLib(后綴)。集成庫.IntLib(后綴)。注意看三種庫的圖標(biāo)也是有差別的。在原理圖庫和PCB庫中的元件可以隨意的編輯，而在集成庫中只能調(diào)用和不能編輯。建立的方法稍有差別：filenewprojectIntegretedLibrary,這樣就建立了一個(gè)空白的集成庫。

52.如何制作一個(gè)集成庫？先建立一個(gè)空白的集成庫，然后在集成庫中添加一個(gè)原理圖庫和一個(gè)PCB庫，分別在原理圖庫和PCB庫中作出元件的原理圖和封裝。然后啟用模型管理器（ModelManager）,在模型管理器中將原理圖與對應(yīng)的封裝一一對應(yīng)起來。然后在Project菜單下選擇CompileIntegratedLibraryXXX命令。就會(huì)自動(dòng)生成一個(gè)集成庫，在庫面板下可以看到這個(gè)集成，可以發(fā)生這時(shí)庫文件不可編輯了。

53.在新建一個(gè)PCB板時(shí)，最好使用PCB向?qū)�新建，在其中設(shè)置PCB的層數(shù)，在向?qū)е锌梢灾苯釉O(shè)置物理邊界與禁止布線層的間距，可以設(shè)置邊界的拐角，還可以設(shè)置一些布線的規(guī)則，這樣比較的方便。

54.在優(yōu)選項(xiàng)設(shè)置中，有些是比較容易忽視的，比如層的切換：Ctrl+Shift+滑輪，同樣這個(gè)方法在PCB的布線中也是有效的，在筆記本沒有小數(shù)字鍵盤的情況下，有些快捷鍵是不能用的，而這個(gè)方法卻可以用，布線時(shí)會(huì)自動(dòng)添加過孔，完成層之間的切換。

55.在Keepout層下設(shè)計(jì)一個(gè)板的外形后，如何刪除外圍的不必要的地方：Design---BoardShapeDefinefromSelectedObject.則可自主定義板的外形。

擴(kuò)展閱讀：PCB設(shè)計(jì)問答總結(jié)

[最近20條問答][全部發(fā)言][手動(dòng)刷新]

[問:網(wǎng)友]

連接嗎？

您好，在高速多層PCB設(shè)計(jì)時(shí)，數(shù)字地和模擬地怎么區(qū)分？是根據(jù)器件的數(shù)據(jù)手冊中說明的進(jìn)行

[201*-9-911:35:07]

[答:DavidGuo]高速設(shè)計(jì)不用分?jǐn)?shù)字地和模擬地。[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

然后單點(diǎn)連接嗎？雙層板設(shè)計(jì)！供電要分開．地不用分．

在做無線通信，單片機(jī)電路和射頻芯片電路部分的供電需要分開嗎，都為3.6V供電，地需要分割，

[201*-9-911:35:04]

在多層板布線的時(shí)候難免會(huì)有跨平面的現(xiàn)象。我們現(xiàn)在的做飯是在割平面時(shí)盡量優(yōu)先照顧到差分線不跨平面。但有一次以為老師的說法是單端的不能跨，差分的反倒沒那么嚴(yán)格。請教下老師對此的看法。

單端和差分信號在跨越地平面后都得回流回去，如果回流繞很大圈才回去，

[答:DavidGuo]一樣會(huì)感應(yīng)更多的干擾進(jìn)來，如果差分線上的噪聲一樣，則會(huì)彼此抵消，所[201*-9-911:34:46]

以是有一定道理的。

[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

經(jīng)常會(huì)看到PCB板上有很多地孔，這些地孔是越多越好嗎？有什么規(guī)則嗎？不是．要盡量減少過孔的使用，在不得不使用過孔時(shí)，也要考慮減少過孔對電路的影響

[201*-9-911:34:29]

在一塊4層板，布有一整個(gè)采集系統(tǒng)，有模擬放大、數(shù)字采集、MCU。布好后，如何測量此系統(tǒng)的輸入阻抗，如何做到系統(tǒng)的輸入阻抗和傳感器匹配，如何匹配，有沒有相關(guān)的設(shè)計(jì)原則不知道您的模擬信號的頻率多高，如果不高則不需要阻抗匹配。阻抗匹配可

以用一些仿真軟件計(jì)算PCB的阻抗。例如APPCAD。器件的阻抗可以通過[201*-9-911:34:05]手冊查詢。

如果電路板的電壓有好幾個(gè)值，比如說有的給放大器提供電壓，有的給一般的芯片提供電壓，這些

[答:RaySun]

[問:網(wǎng)友][答:FeiLiu]

值不一樣。這個(gè)會(huì)相互干擾，或者是造成不穩(wěn)定嗎？這樣在PCB的時(shí)候要特意分開？還是有什么好的辦法處理？

這是電源電壓，如果電源電壓都比較干凈，是不會(huì)相互影響的．專家您好：

走差分線時(shí)，我們需要匹配Pos和Neg的長度來校正時(shí)延以保證二者相位差180度。那么應(yīng)在源端

[201*-9-911:33:21]

[問:網(wǎng)友]還是在終端匹配長度更合理？我的觀點(diǎn)：匹配長度的最終目的是盡可能保證差分線兩側(cè)相位差時(shí)刻都為180度。所以，1、如果源端出線很對稱，很理想，中途遇無法對稱時(shí)，繞過后立即補(bǔ)償短邊然后回歸差分對走法。2、如果源端出線無法對稱，走出狹窄區(qū)后立即補(bǔ)償，然后走差分。請專家指正。

[答:NicolleJia][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友]

一般來講，應(yīng)該是靠近驅(qū)動(dòng)器的一端來做長度補(bǔ)償。

鋪網(wǎng)狀的地好還是全是銅皮的地好，雙層板子，儀表放大器。謝謝首先要有模擬地平面和數(shù)字地平面，單點(diǎn)接地指的是連接兩個(gè)地平面。一般都用全銅皮。

[201*-9-911:32:39]

講座中說要單點(diǎn)接地，我的數(shù)字地和模擬地接到一起再最后通過過孔接到板子普通的地對嗎，請問

[201*-9-911:32:01]

您好，請問ad9235與fpga在一個(gè)板子上，9235Drvdd是否可以與fpga共用3.3v，avdd接另外一個(gè)3v電源？如果用布雙層板，地如何連接？雙層板與四層板相比，ad9235的噪聲大概能差多少？1�？梢�；

2。地連接可參考AD9235手冊的推薦方法；

[答:RaySun]3。對于這樣的高速信號鏈路，ADC由于在信號鏈的后端所以PCB帶來的噪[201*-9-911:31:22]聲影響很小，但是需要注意給它的時(shí)鐘的抖動(dòng)會(huì)影響ADC采樣后的噪聲水平和SNR。具體參考：AN-501，時(shí)鐘可以考慮AD9516/17系列，不要用FPG

A直接給高速ADC供時(shí)鐘

[問:網(wǎng)友]

請問數(shù)據(jù)線并行布線是不是為了相互干擾？

[201*-9-911:30:17]

您好，我想問一下，之前做一個(gè)RFID，LAYOUT的時(shí)候不知天線中間接的GND，與AGND和DGND怎么連？和AGND相連

[201*-9-911:29:39]

數(shù)字地和模擬地盡量分開，以保證數(shù)字部分和模擬部分能夠有各自的回流路徑。但是最終是否需要

[問:網(wǎng)友]

將數(shù)字地和模擬地連接在一起，如果連接，應(yīng)采用怎樣的方式。目前采用的是在遠(yuǎn)端的接線端子上單點(diǎn)連接，這是否合理？

是否合理取決于系統(tǒng)的設(shè)計(jì)及系統(tǒng)中的器件，可以在電源處單點(diǎn)連接，也可

[答:DavidGuo]在ADC處單點(diǎn)連接。設(shè)計(jì)之初最好在電源處和ADC處都流出連接的位置，[201*-9-911:29:33]

在實(shí)際調(diào)試時(shí)再確定在哪單點(diǎn)連接。

[問:網(wǎng)友]

LVDS信號布線應(yīng)該注意哪些？如何布線？

[201*-9-911:28:05]

您好！你剛才回答網(wǎng)友的過孔越少越好.那請問在布雙面板（高頻是）的時(shí)候，頂層地和底層地相連時(shí)的過孔也是越少越好嗎？那么要怎么放過孔比較合理呢？謝謝！

過孔少是針對信號線，如果是地的過孔，適當(dāng)?shù)亩嘁恍��?huì)減少地回路和阻抗。

[201*-9-911:27:36]

放的原則是就進(jìn)器件。

請問，在電路板中，一個(gè)ARM或者FPGA經(jīng)常會(huì)向外連接很多RAM，F(xiàn)LAH這樣的器件，請問

[問:網(wǎng)友]

這些主芯片與這些存儲(chǔ)器之間的連線需要注意什么，過孔的數(shù)目有什么限制么？數(shù)字信號中常用的過孔孔徑大小是多少？過孔孔徑的大小對信號的影響大么？

[答:DavidGuo][問:網(wǎng)友][答:Apple][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

如果速度大于100MHz，則一根信號線上的過孔最好不要超過兩個(gè)，過孔不能太小，一般，10個(gè)mil的孔徑即可。你好，怎么和你們聯(lián)系，有郵件方式嗎？郵箱：china.support@analog.com電話：4006100006

[201*-9-911:26:37][201*-9-911:26:39]

[答:DavidGuo]平行等長。[問:網(wǎng)友][答:RaySun]

[答:DavidGuo]并行走線要注意線與線的間距，防止串?dāng)_發(fā)生。[問:網(wǎng)友][答:FeiLiu]

我見過的一些高頻PCB上下層之間有很多的過孔，但是不是說高頻板應(yīng)該減少過孔嗎？有可能該P(yáng)CB上下層的覆銅都是地，加多過孔可以形成電容，起到濾波效果嗎？請問老師對嗎？應(yīng)該不是這個(gè)原因．

[201*-9-911:26:17]

PCB如何預(yù)防PWM等突變信號對模擬信號(如運(yùn)放)產(chǎn)生的干擾,又如何進(jìn)行測試這種干擾(輻射干擾或傳導(dǎo)干擾)的大小?除布局布線需要注意外,有無其他方法來進(jìn)行抑制(除屏蔽的手段)?要從運(yùn)放的幾個(gè)接口入手，輸入端要防止空間耦合干擾和PCB串?dāng)_（布局改善）；電源需要不同容值去耦電容。

[答:RaySun]測試可以用示波器的探頭測試上面說的位置，判斷出干擾從何而來。PWM信號如果是通過低通濾波變成直流控制電壓的話，可以考慮就進(jìn)做濾波，或者并聯(lián)對地一個(gè)小電容，讓PWM的波形變圓，減少高頻分量

[201*-9-911:26:16]

[問:網(wǎng)友][答:DavidGuo]

如何避免布線時(shí)引入的噪聲？

數(shù)字地與模擬地要單點(diǎn)接地，否則數(shù)字地回流會(huì)流過模擬地對模擬電路造成干擾。

[201*-9-911:25:32]

用磁珠或MECCA連接數(shù)字、模擬地時(shí)，是利用其頻率特性，使數(shù)字地中高頻成分不影響模擬地，

[問:網(wǎng)友]

同時(shí)保證二者電平相等。那么，0ohm電阻連接數(shù)字、模擬地有什么作用，有時(shí)還只用一小塊銅連接，能分析一下嗎？

[答:DavidGuo]

磁珠的等效電路相當(dāng)于帶阻限波器，只對某個(gè)頻點(diǎn)的噪聲有顯著抑制作用，使用時(shí)需要預(yù)先估計(jì)噪點(diǎn)頻率，以便選用適當(dāng)型號。對于頻率不確定或無法

[201*-9-911:24:16]

預(yù)知的情況，磁珠不合。

0歐電阻相當(dāng)于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點(diǎn)比磁珠強(qiáng)。銅皮類似于0ohm電阻。

[問:網(wǎng)友][答:NicolleJia][問:網(wǎng)友][答:FeiLiu]

關(guān)于完整的地平面，在使用AD/DA芯片的板子上，如果層數(shù)比較多，可以提供一個(gè)完整的模擬地和一個(gè)完整的數(shù)字地；也可以在這兩層地平面上都分別劃分模擬地，數(shù)字地。二者孰優(yōu)孰劣？一般來講，都會(huì)鋪完整的地平面。除非是一些特殊的情況，比如板子的模擬部分和數(shù)字部分是明顯分開的，可以很容易地區(qū)分開。模擬電路和數(shù)字電路中的阻抗匹配概念分別應(yīng)該如何理解？對數(shù)字電路的阻抗匹配不太了解

[201*-9-911:23:55][201*-9-911:24:08]

各位網(wǎng)友，如果您想下載本次座談的演示文檔，請登錄中電網(wǎng)ADI公司在線

[主持人:ChinaECNet]201*-9-911:23:28

座談專區(qū)：[問:網(wǎng)友][答:RaySun][問:網(wǎng)友]

模擬和數(shù)字地，有時(shí)候是單點(diǎn)下地，有時(shí)候是多點(diǎn)下地。有時(shí)候選擇分開，有時(shí)候選擇并在一起？為什么？

取決于你的芯片，一般ADI混合芯片會(huì)給出是單點(diǎn)還是多點(diǎn)的建議。

[201*-9-911:22:27]

1:PCB板上有去耦電容、濾波電容等講座中沒提具體應(yīng)采用何種類別的電容（瓷片、鉭、電解）貼片還是直插？2：運(yùn)放保護(hù)環(huán)是什么樣的？有圖片沒？3：磁珠是不是電感？在PCB中哪個(gè)地方用？

1。低頻用鉭電容、電解電容；高頻用瓷片。原則是頻率越高用越小值的電容；

[答:RaySun]

2。請參考：-09/layout.html

[201*-9-911:21:52]

3。磁珠主要是用于隔離高頻雜散信號，例如ADC給模擬和數(shù)字的供電。

[問:網(wǎng)友]

數(shù)字線在考慮要不要做阻抗匹配時(shí)，是看信號傳出至反射回來時(shí)，總時(shí)間是否超過上升沿的20%，若超過則需阻抗匹配。請問模擬線要不要阻抗匹配？怎樣考慮？

地線層一般都在內(nèi)層，要是調(diào)試時(shí)需要斷開或分割，就很困難，在布線時(shí)有什么辦法可以方便后續(xù)的調(diào)試？

調(diào)試一般不會(huì)去割地線吧

地址線和數(shù)據(jù)線源端串阻一般是多少

[201*-9-911:19:06]

由于受到板子尺寸的限制，我的電路板采用兩面貼片焊接芯片，板子上走了很多的過孔，信號線也走在附近，這樣走線會(huì)對信號產(chǎn)生干擾嗎？

[201*-9-911:18:39][201*-9-911:20:22]

[答:DavidGuo]低頻的模擬信號是不需要匹配的，射頻的模擬信號當(dāng)然也要考慮匹配問題。[201*-9-911:20:52][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

[答:DavidGuo]一般幾十歐姆，比如33ohm。[問:網(wǎng)友]

[答:DavidGuo]如果是低速數(shù)字信號，應(yīng)該問題不大。否則肯定會(huì)影響信號的質(zhì)量。

各位觀眾，現(xiàn)在用戶提問很踴躍，專家正在逐一回答。請耐心等待您問題的

[主持人:ChinaECNet]201*-9-911:18:35

答案，同一問題請不要多次提交。[問:網(wǎng)友]

您好，我想詢問一下，在用萬用表測量芯片的模擬地與數(shù)字地接口的時(shí)候是導(dǎo)通的，這樣模擬地域數(shù)字地不就是多點(diǎn)連接了嗎？

芯片內(nèi)部的地管腳都是連接在一起的。但是在PCB板上仍然需要連接。最理

[答:NicolleJia][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友]

想的單點(diǎn)接地，應(yīng)該是要了解芯片內(nèi)部模擬和數(shù)字部分的連接點(diǎn)位置，然后[201*-9-911:18:14]把PCB板上的單點(diǎn)連接位置也設(shè)計(jì)在芯片的模擬和數(shù)字分界點(diǎn)。

差分線一般都需要等長如果實(shí)在在LAYOUT中有困難實(shí)現(xiàn)，是否有其他補(bǔ)救措施？可以通過走蛇形線來解決等長的問題，現(xiàn)在大多數(shù)的PCB軟件都可以自動(dòng)走等長線，很方便。

[201*-9-911:16:55]

有些器件的引腳較細(xì)，但是PCB板上走線較粗，連接后會(huì)不會(huì)造成阻抗不匹配的問題？如果有該

如何解決？

[答:FeiLiu][問:網(wǎng)友][答:Apple][問:網(wǎng)友][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友][答:RaySun][問:網(wǎng)友][問:網(wǎng)友][答:NicolleJia][問:網(wǎng)友][答:NicolleJia][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友][答:RaySun]

要看是什么器件．而且器件的阻抗一般在數(shù)據(jù)手冊上給出，一般和引腳粗細(xì)關(guān)系不大的問題嗎？

你可以采用Multisim軟件來仿真電阻電容效應(yīng)。

[201*-9-911:15:59][201*-9-911:15:42]

在一個(gè)多層的PCB設(shè)計(jì)中，是否還需要覆銅呢？如果覆銅的話應(yīng)該將其連接到哪一層？采用高時(shí)鐘頻率的快速集成電路芯片電路，在PCB板設(shè)計(jì)時(shí)如何來解決傳輸線效應(yīng)的問題？這個(gè)快速集成電路芯片是什么芯片？如果是數(shù)字芯片，一般不用考慮．如果是模擬芯片，要看傳輸線效應(yīng)是否大到影響芯片的性能的干擾，請問防止外來的電磁干擾，電路需要采取哪些措施呢？

最好的方法是屏蔽，阻止外部干擾進(jìn)入。電路上，比如有INA時(shí)，需要在IN

[201*-9-911:15:02]

A前加RFI濾波器濾除RF干擾。LVDS等差分信號線如何布線？

一般需要注意：所有布線包括周圍的器件擺放、地平面都需要對稱。具體可以參考：

請問專家，應(yīng)該在模擬Vcc和數(shù)字Vcc之間用磁珠，還是應(yīng)該在模擬地和數(shù)字地之間用磁珠呢

[201*-9-911:13:50][201*-9-911:13:47]

做無線通訊模塊的時(shí)候，芯片到天線的接線非常短，需不需要考慮阻抗匹配問題？需要。謝謝

常用的有Protel，PADS，OrCAD，allegro,等等。嗎？數(shù)字電源和模擬電源以及驅(qū)動(dòng)電源處理方法呢？

AD或DA中的數(shù)字邏輯接口會(huì)與MCU連接，算數(shù)字電路。比如有的ADC的電源會(huì)有AVDD，DVDD，Vdrive，這里Vdrive算數(shù)字電源。題，請問地分割如何考慮？還是要視具體情況而定？謝謝一般還是具體問題具體分析吧

[201*-9-911:12:15]

LDO輸出當(dāng)做數(shù)字電源還是模擬電源意思是數(shù)字跟模擬哪個(gè)先接電源輸出好

如果想用一個(gè)LDO來為數(shù)字和模擬提供電源，建議先接模擬電源，模擬電源

[201*-9-911:11:05]

經(jīng)過LC濾波后，為數(shù)字電源。

地平面可以使信號最小回路，但是也會(huì)和信號線產(chǎn)生寄生電容，這個(gè)應(yīng)該怎么取舍？要看寄生電容對信號是否有不可忽略的影響．如果不可忽略，那就要重新考慮

PCB板的厚度對電路有什么影響嗎？一般是如何選取的？

厚度在作阻抗匹配時(shí)比較重要，PCB廠商會(huì)詢問阻抗匹配是在板厚為多少時(shí)進(jìn)行計(jì)算的，PCB廠商會(huì)根據(jù)你的要求進(jìn)行制作。很難，因?yàn)槟愀鞣N信號線在雙層布局已經(jīng)差不多了

[201*-9-911:09:49][201*-9-911:10:58][201*-9-911:12:40][201*-9-911:13:26]

剛剛提到模擬混合期間中，如AD和DA上的數(shù)字地和模擬地需要連到一起，數(shù)字驅(qū)動(dòng)連到數(shù)字地老師，你好，請問現(xiàn)在業(yè)界的pcb軟件很多，是否可以給初學(xué)者提供幾個(gè)功能強(qiáng)大實(shí)用的軟件呢？

[答:DavidGuo]模擬VCC經(jīng)過LC濾波后得到數(shù)字VCC，模擬地和數(shù)字地間用磁珠。

[201*-9-911:13:57][201*-9-911:15:22][201*-9-911:16:51]

您好，在高速多層PCB設(shè)計(jì)時(shí)，進(jìn)行阻抗仿真一般怎么進(jìn)行，利用什么軟件？有什么要特別注意

[答:DavidGuo]如果內(nèi)部有完整的地平面和電源平面，則頂層和底層可以不敷銅。

一個(gè)好的PCB設(shè)計(jì)，需要做到自身盡量少的向外發(fā)射電磁輻射，還要防止外來的電磁輻射對自身

很多appnote都要求數(shù)字地和模擬地分割開，但是現(xiàn)在很多專家都說這樣做可能會(huì)帶來更多的問

請問在多層板設(shè)計(jì)中經(jīng)常會(huì)用到電源平面，可是在雙層板中需要設(shè)計(jì)電源平面嗎？

[201*-9-911:09:07]

[問:網(wǎng)友][答:NicolleJia][問:網(wǎng)友][答:RaySun][問:網(wǎng)友]

如何避免高速信的crosstalk?

可以讓信號線離的遠(yuǎn)一些，避免走平行線，通過鋪地或加保護(hù)來起到屏蔽作用，等等。

請問鐵氧體磁珠如何選擇

請關(guān)注：頻率阻抗；直流電阻；額定電流三個(gè)指標(biāo)多層板布局時(shí)要注意哪些事項(xiàng)？

多層板布局時(shí)，因?yàn)殡娫春偷貙釉趦?nèi)層，要注意不要有懸浮的地平面或電源

[答:DavidGuo]平面，另外要確保打到地上的過孔確實(shí)連到了地平面上，最后是要為一些重[201*-9-911:08:22]

要的信號加一些測試點(diǎn)，方便調(diào)試的時(shí)候進(jìn)行測量。

[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

對于高速線路板，到處都可能存在寄生參數(shù)，面對這些寄生參數(shù)，我們是精確各種參數(shù)然后再來消除，還是采用經(jīng)驗(yàn)方法來解決？應(yīng)該如何平衡這種效率與性能的問題？一般來說要分析寄生參數(shù)對于電路性能的影響．如果影響不能忽略，就一定要考慮解決和消除．

模擬電路如果匹配合理輻射很小，一般是被干擾。干擾源來自器件、電源、空間和PCB；

[答:RaySun]

數(shù)字電路由于頻率分量很多，所以肯定是干擾源。者模擬部分非常敏感，可以考慮用屏蔽罩

[問:網(wǎng)友][答:DavidGuo][問:網(wǎng)友][答:Apple][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友][問:網(wǎng)友][問:網(wǎng)友][答:RaySun]

如果電路中即有模擬電路又有數(shù)字電路，PCB板設(shè)計(jì)的時(shí)候，地線是否為公用？高速ADC的模擬地?cái)?shù)字地不做區(qū)分，直接使用一個(gè)地平面即可。低速ADC

[201*-9-911:06:04]

（

[答:Apple][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友][答:RaySun][問:網(wǎng)友]

在射頻電路里盡量使用一樣的背面好些？

要根據(jù)具體的應(yīng)用和針對什么芯片來設(shè)計(jì)

模擬電路對地的主要要求是，完整、回路小、阻抗匹配。數(shù)字信號如果低頻沒有特別要求；如果速度高，也需要考慮阻抗匹配和地完整。PCB中的模擬部分和數(shù)字部分、模擬地和數(shù)字地如何有效處理，多謝模擬電路和數(shù)字電路要分開區(qū)域放置，使得模擬電路的回流在模擬電路區(qū)域，

[答:DavidGuo]

數(shù)字的在數(shù)字區(qū)域內(nèi)，這樣數(shù)字就不會(huì)影響到模擬。

模擬地和數(shù)字地處理的出發(fā)點(diǎn)是類似的，不能讓數(shù)字信號的回流流到模擬地上去。

[問:網(wǎng)友][答:RaySun]

在場規(guī)的網(wǎng)絡(luò)電路設(shè)計(jì)中，有的采用把幾個(gè)地連在一起，又這樣的用法嗎？為什么？謝謝！不是很清楚您的問題。對于混合系統(tǒng)肯定會(huì)有幾種類型的地，最終是會(huì)在一

點(diǎn)將其連接一起，這樣做的目的是等電勢。大家需要一個(gè)共同的地電平做參[201*-9-910:58:01]考。謝謝

對于諧振電路的后端，當(dāng)一個(gè)電阻來吸收前級的諧振信號時(shí)，舉例這個(gè)電阻只吸收負(fù)端的能量，電

[問:網(wǎng)友][答:FeiLiu]

阻的另一端是電源正極，所以部分的正的諧振信號是上不去的，只能由負(fù)的諧振信號被吸收。諧振的能量是+/-3V不到，電源為+5V電阻為13.3K，那么這個(gè)功耗如何計(jì)算？謝謝這個(gè)問題描述不清．建議把具體電路發(fā)過來看一下．情況下怎么處理呢？

2、多層電路板中，多路開關(guān)（multiplexer）切換模擬量采樣時(shí)，需要像AD轉(zhuǎn)換芯片那樣把模擬部分和數(shù)字部分分開嗎？

1。幾個(gè)ADC盡量放在一起，模擬地?cái)?shù)字地在ADC下方單點(diǎn)連接；

[答:DavidGuo]

2。取決于MUX與ADC的切換速度，一般ADC的速度會(huì)高于MUX，所以建議放在ADC下方。當(dāng)然，保險(xiǎn)起見，可以在MUX下方也放一個(gè)磁珠的封裝，調(diào)試時(shí)視具體情況來選擇在哪進(jìn)行單點(diǎn)連接。

[問:網(wǎng)友][答:NicolleJia][問:網(wǎng)友][答:RaySun][問:網(wǎng)友]

您好！在一塊普通的有一MCU控制的PCB電路板中，但沒大電流高速信號等要求不是很高，那么在PCB的四周最外的邊沿是否鋪一層地線把整個(gè)電路板包起來會(huì)比較好？一般來講，就鋪一個(gè)完整的地就可以了。線寬和與之匹配的過孔的大小比例關(guān)系？

這個(gè)問題很好，很難說有一個(gè)簡單的比例關(guān)系，因?yàn)樗麅傻哪�擬不一樣。一

個(gè)是面?zhèn)鬏斠粋�(gè)是環(huán)狀傳輸。您可以在網(wǎng)上找一個(gè)過孔的阻抗計(jì)算軟件，然[201*-9-910:56:04]后保持過孔的阻抗和傳輸線的阻抗一致就行。謝謝請問怎樣的布局才能達(dá)到最好的散熱效果？

PCB中熱量的來源主要有三個(gè)方面：(1)電子元器件的發(fā)熱；(2)PcB本身的發(fā)熱；(3)其它部分傳來的熱。在這三個(gè)熱源中，元器件的發(fā)熱量最大，是主要熱源，其次是PCB板產(chǎn)生的熱，外部傳入的熱量取決于系統(tǒng)的總體熱設(shè)

[答:NicolleJia]

計(jì)，暫時(shí)不做考慮。

那么熱設(shè)計(jì)的目的是采取適當(dāng)?shù)拇胧┖头椒ń档驮�器件的溫度和PCB板的溫度，使系統(tǒng)在合適的溫度下正常工作。主要是通過減小發(fā)熱，和加快散熱來實(shí)現(xiàn)。這里有一篇相關(guān)的文章-110469-1-1.html

[201*-9-910:55:33][201*-9-910:56:24][201*-9-910:56:41][201*-9-910:56:54]

1、我知道AD轉(zhuǎn)換芯片下面要做模擬地和數(shù)字地的單點(diǎn)連接，但如果板上有多個(gè)AD轉(zhuǎn)換芯片的

[問:網(wǎng)友]

[201*-9-910:59:12][201*-9-911:00:57]

模擬電路和數(shù)字電路在PCB板設(shè)計(jì)時(shí)，對地線的設(shè)計(jì)有哪些不同?需要注意哪些問題？

[201*-9-911:00:31][201*-9-911:01:30]

去耦電容一般有兩個(gè)，0.1和10的，如果面積比較緊張的情況話，如何放置兩個(gè)電容，哪個(gè)放置

您好，因?yàn)樽罱�我學(xué)習(xí)PCB的設(shè)計(jì)，對高速多層PCB來說，電源線、地線和信號線的線寬設(shè)置為多少是合適的，常用設(shè)置是怎樣的，能舉例說明嗎？例如工作頻率在300Mhz的時(shí)候該怎么設(shè)置。300MHz的信號一定要做阻抗仿真計(jì)算出線寬和線和地的距離；

[答:RaySun]

電源線需要根據(jù)電流的大小決定線寬

地在混合信號PCB時(shí)候一般就不用“線”了，而是用整個(gè)平面，這樣才能保證回路電阻最小，并且信號線下面有一個(gè)完整的平面

[問:網(wǎng)友]

PCB布線對模擬信號傳輸?shù)挠绊懭绾畏治�，如何區(qū)分信號傳輸過程中引入的噪聲是布線導(dǎo)致還是運(yùn)放器件導(dǎo)致。

[201*-9-910:54:03]

1.信號線能否從IC下（同一層）通過？2.放大器IC下能否覆銅？3.差分放大器輸入線是平行靠近布線好還是拉開距離？

(1)不能．(2)第二個(gè)問題不知道是什么意思．(3)平行靠近的頻率為準(zhǔn)還是其和外部器件數(shù)據(jù)交互的頻率為準(zhǔn)？

采用多層板首先可以提供完整的地平面，另外可以提供更多的信號層，方便

[答:DavidGuo]走線。對于CPU要去控制外部存儲(chǔ)器件的應(yīng)用，應(yīng)以交互的頻率為考慮，如[201*-9-910:52:48]

果頻率較高，完整的地平面是一定要保證的，此外信號線最好要保持等長。

[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

請問時(shí)鐘線從AD轉(zhuǎn)換器芯片底下穿過再接到管腳上是否會(huì)影響AD轉(zhuǎn)換的性能？或者從數(shù)據(jù)線底下繞過來是否會(huì)影響AD轉(zhuǎn)換的性能呢？當(dāng)然會(huì)影響．建議避免這種使用方案。

最應(yīng)該注意的是你的層的設(shè)計(jì)，就是信號線、電源線、地、控制線這些你是

[答:RaySun][問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

如何劃分在每個(gè)層的。一般的原則是模擬信號和模擬信號地至少要保證單獨(dú)[201*-9-910:52:14]的一層。電源也建議用單獨(dú)一層。謝謝！

一般在設(shè)計(jì)中雙面板是先走信號線還是先走地線？這個(gè)要綜合考慮．在首先考慮布局的情況下，考慮走線．常用那些封裝，能否舉幾個(gè)例子。

0402是手機(jī)常用；0603是一般高速信號的模塊常用；依據(jù)是封裝越小寄生

[答:RaySun]

參數(shù)越小，當(dāng)然不同廠家的相同封裝在高頻性能上有很大差異。建議你在關(guān)[201*-9-910:50:32]鍵的位置使用高頻專用元件。

在模擬電路和數(shù)字電路并存的時(shí)候，如一半是FPGA或單片機(jī)數(shù)字電路部分，另一半是DAC和相

[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

關(guān)放大器的模擬電路部分。各種電壓值的電源較多，遇到數(shù)模雙方電路都要用到的電壓值的電源，是否可以用共同的電源，在布線和磁珠布置上有什么技巧。。一般不建議這樣使用．這樣使用會(huì)比較復(fù)雜，也很難調(diào)試．

[201*-9-910:50:15]

您好！我之前做過一些PCB板，但是一般都是數(shù)字信號，對于布線要求低一些，而對于一些高頻線路的布線我涉及的很少，我想知道貴公司在高頻電路的布線方面是怎么處理的呢？希望能給予詳細(xì)的解答或提供部分資料信息，非常感謝，同時(shí)，也預(yù)祝本次講座圓滿成功！

[答:DavidGuo]

高頻電路的布線方面有一些總體上的考慮，資料您可以發(fā)信到china.support@analog.com索取，同時(shí)芯片的評估板是很好的參考！

[201*-9-910:50:06][201*-9-910:51:43]

您好，請問在進(jìn)行高速多層PCB設(shè)計(jì)時(shí)，關(guān)于電阻電容等器件的封裝的選擇的，主要依據(jù)是什么？

[201*-9-910:52:16]

您好，請問在進(jìn)行高速多層PCB設(shè)計(jì)時(shí)，最應(yīng)該注意的問題是什么？能否做詳細(xì)說明問題的解決

[201*-9-910:53:28]

請問具體何時(shí)用2層板，4層板，6層板在技術(shù)上有沒有嚴(yán)格的限制？（除去體積原因）是以CPU

[201*-9-910:54:06]

[問:網(wǎng)友]

[答:DavidGuo]這個(gè)很難區(qū)分，只能通過PCB布線來盡量減低布線引入額外噪聲。[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

各位觀眾，現(xiàn)在用戶提問很踴躍，專家正在逐一回答。請耐心等待您問題的

[主持人:ChinaECNet]201*-9-910:49:35

答案，同一問題請不要多次提交。[問:網(wǎng)友]

請問射頻寬帶電路PCB的傳輸線設(shè)計(jì)有何需要注意的地方？傳輸線的地孔如何設(shè)置比較合適，阻

抗匹配是需要自己設(shè)計(jì)還是要和PCB加工廠家合作？

這個(gè)問題要考慮很多因素．比如PCB材料的各種參數(shù)，根據(jù)這些參數(shù)最后建

[答:FeiLiu][問:網(wǎng)友]

立的傳輸線模型，器件的參數(shù)等．阻抗匹配一般要根據(jù)廠家提供的資料來設(shè)[201*-9-910:48:50]計(jì)

在設(shè)計(jì)PCB時(shí)，如何考慮電磁兼容性EMC/EMI，具體需要考慮哪些方面？采取哪些措施？好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置,PCB疊層的安排，重要聯(lián)機(jī)的走法，器件的選擇等。

例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器，高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信號之斜率(slewrate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時(shí)注意其

[答:DavidGuo]頻率響應(yīng)是否符合需求以降低電源層噪聲。

opimpedance盡量小)以減少輻射，還可以用分割地層的方式以控制高頻噪聲的范圍，最后，適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassisground)。

[問:網(wǎng)友]

影響AD采集精度的PCB布線因素有那些？能否簡要?dú)w納一下關(guān)于AD電路PCB設(shè)計(jì)的原則？兩層板能滿足AD采集的PCB布線要求嗎？

AD的種類有很多，要具體看。AN-214是介紹高速電路接地的問題�；�本原

[答:RaySun][問:網(wǎng)友][答:Apple][問:網(wǎng)友]

則是，差分輸入ADC需要讓輸入線等長、ADC的模擬數(shù)字供電要分開并且[201*-9-910:48:31]做足夠的退偶。謝謝。

請問有沒有更詳細(xì)的關(guān)于PCB布線的文檔，給我們學(xué)習(xí)，尤其是配有豐富實(shí)例的資料你可以發(fā)郵件到china.support@analog.com索取。的。

蛇形走線，因?yàn)閼?yīng)用場合不同而具不同的作用：

（1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號中，如PCI-Clk,AGPCIK,IDE,DIMM等信號線。

（2）若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機(jī)天線的電感線圈等等。如2.4G的對講機(jī)中就用作電感。

[答:NicolleJia]

（3）對一些信號布線長度要求必須嚴(yán)格等長，高速數(shù)字PCB板的等線長是[201*-9-910:48:01]為了使各信號的延遲差保持在一個(gè)范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)）。如INTELHUB架構(gòu)中的HUBLink，一共13根，使用233MHz的頻率，要求必須嚴(yán)格等長，以消除時(shí)滯造成的隱患，繞線是惟一的解決辦法。一般要求延遲差不超過1/4時(shí)鐘周期，單位長度的線延遲差也是固定的，延遲跟線寬、線長、銅厚、板層結(jié)構(gòu)有關(guān)，但線過長會(huì)增大分布電容和分布電感，使信號質(zhì)量有所下降。所以時(shí)鐘IC引腳一般都接;"端接，但蛇形走線并非起電感的作用。

相反地，電感會(huì)使信號中的上升沿中的高次諧波相移，造成信號質(zhì)量惡化，

[201*-9-910:48:09]

高速中的蛇形走線，適合在那種情況？有什么缺點(diǎn)沒，比如對于差分走線，又要求兩組信號是正交

[201*-9-910:48:34]

另外，注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗lo

所以要求蛇形線間距最少是線寬的兩倍。信號的上升時(shí)間越小，就越易受分布電容和分布電感的影響。

（4）蛇形走線在某些特殊的電路中起到一個(gè)分布參數(shù)的LC濾波器的作用。

[問:網(wǎng)友]

何時(shí)要考慮線的等長？如果要考慮使用等長線的話，兩根信號線之間的長度之差最大不能超過多少？如何計(jì)算？

差分線。計(jì)算思路：如果你傳一個(gè)正弦信號，你的長度差等于它傳輸波長的

[答:RaySun]

一半是，相位差就是180度，這時(shí)兩個(gè)信號就完全抵消了。所以這時(shí)的長度[201*-9-910:43:59]差是最大值。以此類推，信號線差值一定要小于這個(gè)值。

您好！信號從接插件進(jìn)來PCB電路板，一般進(jìn)來電路板的信號都會(huì)有相對應(yīng)的調(diào)理電路，那么在

[問:網(wǎng)友][答:FeiLiu][問:網(wǎng)友]

布局的時(shí)候是將處理電路靠近插件中處理之后然后出來的信號給MCU采集，或是可以將處理電路放遠(yuǎn)一些也沒關(guān)系?當(dāng)然是靠近．

既有準(zhǔn)則是什么？哪種效果更好？

迄今為止，沒有定論。一般情況下你可以查閱芯片的手冊。ADI所有混合芯

[答:RaySun]

片的手冊中都是推薦你一種接地的方案，有些是推薦公地、有些是建議隔離[201*-9-910:41:14]地。這取決于芯片設(shè)計(jì)。謝謝

在電路板中，信號輸入插件在PCB最左邊沿，MCU在靠右邊，那么在布局時(shí)是把穩(wěn)壓電源芯片

[問:網(wǎng)友]

放置在靠近接插件（電源IC輸出5V經(jīng)過一段比較長的路徑才到達(dá)MCU），還是把電源IC放置到中間偏右（電源IC的輸出5V的線到達(dá)MCU就比較短，但輸入電源線就經(jīng)過比較長一段PCB板）？或是有更好的布局

首先你的所謂信號輸入插件是否是模擬器件？如果是是模擬器件，建議你的電源布局應(yīng)盡量不影響到模擬部分的信號完整性．因此有幾點(diǎn)需要考慮（１）

[答:FeiLiu]

首先你的穩(wěn)壓電源芯片是否是比較干凈，紋波小的電源．對模擬部分的供電，

[201*-9-910:40:24]

對電源的要求比較高．（２）模擬部分和你的ＭＣＵ是否是一個(gè)電源，在高精度電路的設(shè)計(jì)中，建議把模擬部分和數(shù)字部分的電源分開．（３）對數(shù)字部分的供電需要考慮到盡量減小對模擬電路部分的影響．

在涉及模擬數(shù)字混合系統(tǒng)的時(shí)候，有人建議電層分割，地平面采取整片敷銅，也有人建議電地層都

[問:網(wǎng)友]

分割，不同的地在電源源端點(diǎn)接，但是這樣對信號的回流路徑就遠(yuǎn)了，具體應(yīng)用時(shí)應(yīng)如何選擇合適的方法？

如果你有高頻>20MHz信號線，并且長度和數(shù)量都比較多，那么需要至少兩層給這個(gè)模擬高頻信號。一層信號線、一層大面積地，并且信號線層需要打

[答:RaySun]

足夠的過孔到地。這樣的目的是：1、對于模擬信號，這提供了一個(gè)完整的傳[201*-9-910:39:40]輸介質(zhì)和阻抗匹配；2、地平面把模擬信號和其他數(shù)字信號進(jìn)行隔離；3、地回路足夠小，因?yàn)槟愦蛄撕芏噙^孔，地有是一個(gè)大平面。謝謝！

你好，我想問下在AD電路中，數(shù)字地與電源地單端通過零歐姆電阻接在一起，那這個(gè)零歐姆電阻

[問:網(wǎng)友]

課采用普通的0805貼片零歐姆電阻嗎？然后數(shù)字電源和模擬電源之間通過磁珠或電感接在同一個(gè)電源上，那磁珠或電感大小選型時(shí)應(yīng)考慮那些因素？1)可以采用貼片電阻。

[答:NicolleJia][問:網(wǎng)友]

2）使用磁珠和電感都是為了濾除高頻噪聲的。不同的磁珠和電感的特性曲線[201*-9-910:38:17]會(huì)不同，所以要根據(jù)電路里的噪聲的實(shí)際情況來選擇合適的器件。通孔和盲孔對信號的差異影響有多大？應(yīng)用的原則是什么？

[201*-9-910:41:28]

在高速信號鏈的應(yīng)用中，對于多ASIC都存在模擬地和數(shù)字地，究竟是采用地分割，還是不分割地？

采用盲孔或埋孔是提高多層板密度、減少層數(shù)和板面尺寸的有效方法，并大

[答:DavidGuo]大減少了鍍覆通孔的數(shù)量。但相比較而言，通孔在工藝上好實(shí)現(xiàn)，成本較低，[201*-9-910:38:03]

所以一般設(shè)計(jì)中都使用通孔。

老師您好，1.在布板時(shí)，如果線密，過孔就可能要多，當(dāng)然就會(huì)影響板子的電氣性能，請問怎樣

[問:網(wǎng)友]

提高板子的電氣性能？2.是不是板子上加的去耦電容越多越好？3.一個(gè)好的板子它的標(biāo)準(zhǔn)時(shí)什么？

1，對于低頻信號，過孔不要緊，高頻信號盡量減少過孔。如果線多可以考慮多層板；

[答:RaySun]

2，去耦電容需要在合適的位置加合適的值。例如，在你的模擬器件的供電端[201*-9-910:34:45]口就進(jìn)加，并且需要用不同的電容值去濾除不同頻率的雜散信號；3、布局合理、功率線功率冗余度足夠、高頻阻抗阻抗、低頻走線簡潔

我們已經(jīng)進(jìn)入問答階段如果聽眾想重溫演講或內(nèi)容可以點(diǎn)擊頁面上方“在線[主持人:ChinaECNet]201*-9-910:32:17

演示”重看演講。

各位聽眾（網(wǎng)友），上午好！歡迎參加中電網(wǎng)在線座談。今天，我們有幸邀請到ADI公司的專家就“PCB（印制電路板）布局布線指南”舉行在線座談。

在座談中，您可就您關(guān)心的問題與ADI公司的專家在線進(jìn)行直接、實(shí)時(shí)的對

[主持人:ChinaECNet]201*-9-910:31:32

話交流。中電網(wǎng)衷心希望通過大家的共同努力，不僅能夠增進(jìn)各位聽眾（網(wǎng)

友）對“PCB（印制電路板）布局布線指南”的了解和掌握，而且能夠?yàn)榇蠹沂聵I(yè)的發(fā)展帶來裨益。

[問:網(wǎng)友][答:RaySun]

高頻信號布線時(shí)要注意哪些問題？1.信號線的阻抗匹配；2.與其他信號線的空間隔離；

3.對于數(shù)字高頻信號，差分線效果會(huì)更好；

請問目前ADI公司的高速AD轉(zhuǎn)換器的數(shù)字地和模擬地，在芯片內(nèi)部是否連在一起？如果連在一

[問:網(wǎng)友]

起的話，電路設(shè)計(jì)時(shí)是否還需要將AD轉(zhuǎn)換器的數(shù)字地和模擬地分開，然后再用磁珠選擇合適的位置共地呢？

[答:Apple][問:網(wǎng)友]

有些是片內(nèi)連在一起的有些不是，但是不管怎樣，外部都需要按照數(shù)據(jù)手冊的指示連接

是數(shù)字地，同理MCU的AVDD呢？

AGND接模擬地平面，模擬地平面和數(shù)字地平面在MCU下方單點(diǎn)連接。

[答:DavidGuo]AVDD和DVDD最好分開提供，如果條件受限，DVDD可以由AVDD經(jīng)過L[201*-9-910:30:22]

C濾波得到。

[最近20條問答][全部發(fā)言][手動(dòng)刷新]

[201*-9-910:30:35][201*-9-910:30:40]

MCU自帶ADC或DAC的情況下，AGND和AVDD如何接，MCU的AGND管腳是接模擬地還

友情提示：本文中關(guān)于《PCB設(shè)計(jì)問題(個(gè)人總結(jié))》給出的范例僅供您參考拓展思維使用，PCB設(shè)計(jì)問題(個(gè)人總結(jié))：該篇文章建議您自主創(chuàng)作。

來源：網(wǎng)絡(luò)整理 免責(zé)聲明：本文僅限學(xué)習(xí)分享，如產(chǎn)生版權(quán)問題，請聯(lián)系我們及時(shí)刪除。

《PCB設(shè)計(jì)問題(個(gè)人總結(jié))》由互聯(lián)網(wǎng)用戶整理提供,轉(zhuǎn)載分享請保留原作者信息,謝謝!
鏈接地址：http://www.7334dd.com/gongwen/731233.html

• 上一篇：見習(xí)生總結(jié)報(bào)告
• 下一篇：見習(xí)生季度考核總結(jié)